Università degli Studi di Urbino Carlo Bo / Portale Web di Ateneo


ARCHITETTURA DEGLI ELABORATORI
COMPUTER ARCHITECTURE

Architettura degli Elaboratori
Computer Architecture

A.A. CFU
2012/2013 12
Docente Email Ricevimento studenti
Alessandro Bogliolo lunedi' 11-12

Assegnato al Corso di Studio

Giorno Orario Aula

Obiettivi Formativi

Il Corso ha lo scopo di descrivere l'architettura di base di un calcolatore, di illustrare gli aspetti architetturali che influenzano il nucleo del sistema operativo e di presentare le regole di corrispondenza tra linguaggio assembly e linguaggio ad alto livello.

English version

To provide a minimum background on digital information processing and Boolean networks. To provide a basic knowledge of instruction sets, elementary pipelining and simple cache hierarchies. To study the hardware-software interface.

Programma

01. Introduzione:
01.01 Automazione.
01.02 Breve storia del calcolo automatico.

02. Codifica delle informazioni:
02.01 Il problema della codifica digitale.
02.02 Rappresentazione digitale di insiemi numerici e aritmetica binaria.
02.03 Rappresentazione digitale di insiemi non numerici e segnali.
02.04 Codici ridondanti a rivelazione e a correzione d'errore.

03. Reti logiche:
03.01 Porte logiche e reti di interruttori, algebra di Boole, reti logiche.
03.02 Sintesi di reti logiche combinatorie.
03.03 Reti logiche sequenziali.
03.04 Progettazione di circuiti logici a livello gate.
03.05 Sistemi digitali.
03.06 Laboratorio: progetto e simulazione di reti logiche con TkGate.
03.07 Decodifica di indirizzi

04. Sistemi a microprocessore:
04.01 Il modello di Von Neumann.
04.02 Il repertorio delle istruzioni e la classificazione delle architetture.

05. L'architettura interna della CPU:
05.01 Pipelining e prestazioni.
05.02 Architettura di riferimento: DLX.
05.03 Conflitti e stalli.
05.04 Laboratorio: simulazione della pipeline del DLX con WinDLX.

06. Ottimizzazione delle prestazioni di un microprocessore:
06.01 Ottimizzazione statica del codice.
06.02 Laboratorio: esempi di ottimizzazione statica.
06.03 Parallelismo: Microprocessori multiple-issue.
06.04 Ottimizzazione dinamica: esecuzione fuori ordine e speculazione.
06.05 Laboratorio: sviluppo e impiego di benchmark

07. La memoria:
07.01 Dispositivi di memoria volatili: RAM statiche e dinamiche.
07.02 Dispositivi di memoria non volatili: ROM, Flash, HD.
07.03 La gerarchia di memoria: caching e memoria virtuale.

08. La comunicazione:
08.01 I bus e i dispositivi di I/O.
08.02 Le interruzioni e il DMA.

Eventuali Propedeuticità

Non vi sono propedeuticita' obbligatorie.

Si consiglia di sostenere questo esame prima di affrontare lo studio degli insegnamenti caratterizzanti degli anni successivi al primo.

Modalità Didattiche, Obblighi, Testi di Studio e Modalità di Accertamento

Modalità didattiche

Lezioni frontali in aula e in laboratorio.

Obblighi

Nessuno.

Testi di studio

Hennessy, Patterson, "Computer Organization and Design: The Hardware/Software Interface", 4th edition, Elsevier (Morgan Kauffman Series), 2008.
Hennessy, Patterson, "Struttura e progetto dei calcolatori: L'interfaccia hardware-software", Zanichelli, 2010.

Modalità di
accertamento

Prova scritta, progetto individuale e prova orale facoltativa.

La prova scritta puo' essere sostenuta anche prima di presentare la relazione del progetto individuale. Il progetto individuale deve essere presentato oralmente dopo aver predisposto una relazione scritta.

Gli esiti della prova scritta e del progetto individuale restano validi per tutto l'anno accademico in cui sono stati conseguiti.

La prova scritta e il progetto individuale sono valutati in trentesimi. La media dei due voti costituisce il voto di ammissione all'orale (facoltativo). L'esito dell'orale incide per + o - 5 punti sul voto finale.

Disabilità e DSA

Le studentesse e gli studenti che hanno registrato la certificazione di disabilità o la certificazione di DSA presso l'Ufficio Inclusione e diritto allo studio, possono chiedere di utilizzare le mappe concettuali (per parole chiave) durante la prova di esame.

A tal fine, è necessario inviare le mappe, due settimane prima dell’appello di esame, alla o al docente del corso, che ne verificherà la coerenza con le indicazioni delle linee guida di ateneo e potrà chiederne la modifica.

Informazioni Aggiuntive per Studenti Non Frequentanti

Modalità didattiche

Supporto online (vedi note).

Note

Il corso è erogato anche avvalendosi di strumenti di e-learning per permetterne la frequenza a studenti lavoratori.

Per materiale didattico e informazioni aggiuntive visitare http://www.sti.uniurb.it/bogliolo/didattica/archel/

« torna indietro Ultimo aggiornamento: 28/06/2013


Il tuo feedback è importante

Raccontaci la tua esperienza e aiutaci a migliorare questa pagina.

15 22

Se sei vittima di violenza o stalking chiama il 1522, scarica l'app o chatta su www.1522.eu

Il numero, gratuito è attivo 24 h su 24, accoglie con operatrici specializzate le richieste di aiuto e sostegno delle vittime di violenza e stalking.

Posta elettronica certificata

amministrazione@uniurb.legalmail.it

Social

Università degli Studi di Urbino Carlo Bo
Via Aurelio Saffi, 2 – 61029 Urbino PU – IT
Partita IVA 00448830414 – Codice Fiscale 82002850418
2024 © Tutti i diritti sono riservati

Top