Università degli Studi di Urbino Carlo Bo / Portale Web di Ateneo


ELETTRONICA DEI SISTEMI DIGITALI

A.A. CFU
2009/2010 6
Docente Email Ricevimento studentesse e studenti
Alberto Carini martedì 11:00-13:00

Assegnato al Corso di Studio

Informatica applicata (26)
Curriculum: Sistemi Embedded e Domotica
Giorno Orario Aula

Obiettivi Formativi

Il Corso introduce conoscenze generali sulle tecnologie dei circuiti integrati digitali e sugli strumenti specifici per l'analisi e la progettazione di blocchi digitali elementari, al fine di fornire le competenze necessarie a stimare costi e prestazioni dei circuiti integrati, comprendendone le problematiche e le prospettive evolutive.

Programma

01. Elettronica dello stato solido:
01.01 I materiali semiconduttori.
01.02 Il modello a legame covalente.
01.03 Mobilità e resistività nei semiconduttori.
01.04 Impurità nei semiconduttori.
01.05 Il modello a bande di energia.
01.06 Corrente di deriva e di diffusione.

02. Diodi allo stato solido:
02.01 Il diodo a giunzione pn.
02.02 Caratteristica i-v del diodo.
02.03 L'equazione del diodo.
02.04 Capacità della giunzione pn.
02.05 Il diodo Schottky.

03. I transistori ad effetto di campo metallo-ossido-semiconduttore MOSFET:
03.01 Il condensatore MOS.
03.02 MOSFET a canale n (NMOS).
03.03 Comportamento qualitativo i-v del transistore NMOS.
03.04 Caratteristiche i-v del transistore NMOS.
03.05 Modulazione della lunghezza del canale.
03.06 MOSFET a canale p (PMOS).
03.07 MOSFET a svuotamento.
03.08 Simboli circuitali del MOSFET.
03.09 L'effetto body.
03.10 Capacità del MOSFET.

04. I transistori bipolari a giunzione (cenni):
04.01 Struttura di un transistore bipolare a giunzione.
04.02 I transistori npn e pnp.
04.03 Le regioni di funzionamento dei transistori bipolare.
04.04 Caratteristiche i-v di un transistore bipolare.

05. Tecnologia dei circuiti integrati:
05.01 Processo di fabbricazione per i transistori MOS.
05.02 Il processo CMOS.
05.03 I processi per transistori bipolari.
05.04 Resistenze, capacità e diodi.
05.05 La scala di integrazione dei circuiti.

06. Introduzione all'elettronica digitale:
06.01 Porte logiche ideali.
06.02 Semplificazioni di reti logiche: metodo delle mappe di Karnaugh.
06.03 Caratteristica di trasferimento dell'invertitore reale.
06.04 Livelli logici e margini di rumore.
06.05 Risposta dinamica di una porta logica: tempi di salita e di discesa, ritardo di propagazione, potenza dissipata, fan-in e fan-out, prodotto ritardo-potenza.
06.06 Criteri di progetto di una porta logica.
06.07 La logica a diodi.

07. I circuiti logici NMOS:
07.01 L'invertitore NMOS con carico resistivo.
07.02 Il problema del resistore di carico.
07.03 L'invertitore con carico attivo NMOS.
07.04 Caratteristiche di funzionamento e livelli logici.
07.05 Analisi dinamica e tempi di propagazione.
07.06 Potenza dissipata e prodotto ritardo-potenza.
07.07 Porte logiche elementari NMOS.
07.08 Fan-in e fan-out delle porte logiche NMOS.

08. I circuiti logici CMOS:
08.01 L'invertitore CMOS.
08.02 Caratteristica di trasferimento e margine di rumore.
08.03 Comportamento dinamico e tempi di propagazione.
08.04 Potenza dissipata.
08.05 Porte logiche elementari CMOS.
08.06 Fan-in e fan-out delle porte CMOS.
08.07 Stadi separatori di uscita.
08.08 La riduzione di scala nei circuiti CMOS.

09. I circuiti bipolari (cenni):
09.01 L'invertitore RTL.
09.02 Invertitore elementare TTL.
09.03 Lo stadio di uscita.
09.04 La caratteristica di trasferimento dell'invertitore TTL.
09.05 Porte logiche TTL.
09.06 Il transistore Schottky e le logiche TTL Schottky.

10. Circuiti di interconnessione e di ingresso/uscita:
10.01 Circuiti logici standard.
10.02 Porte A-O-I.
10.03 Porte in logica cablata.
10.04 Porte a tre stati.

11. Circuiti combinatori:
11.01 Circuiti sommatori e sottrattori.
11.02 Circuiti comparatori.
11.03 Circuiti codificatori e decodificatori.
11.04 Circuiti multiplexer e demultiplexer.
11.05 Matrici logiche programmabili (PLA).

12. Circuiti sequenziali:
12.01 Circuiti bistabili.
12.02 Il bistabile SR.
12.03 I flip-flop sincronizzati.
12.04 I flip-flop JK.
12.05 I flip-flop Master-Slave.
12.06 I flip-flop D e T.

13. Strutture CMOS per circuiti VLSI:
13.01 Logiche complesse FCMOS (cenni).
13.02 Logiche con porte di trasmissione.
13.03 Logiche dinamiche.
13.04 Latch e flip-flop in logica dinamica.

14. Le memorie non volatili:
14.01 Le memorie a sola lettura ROM.
14.02 Struttura interna delle ROM.
14.03 Memorie ROM dinamiche.
14.04 Indirizzamento bidimensionale.
14.05 Memorie non volatili EPROM, EEPROM e Flash.

15. Memorie RAM:
15.01 Memorie a lettura e scrittura.
15.02 Celle elementari per RAM statiche (SRAM).
15.03 Circuiti di lettura e scrittura per SRAM.
15.04 Celle elementari per RAM dinamiche (DRAM).
15.05 Circuiti di lettura e scrittura per DRAM

Eventuali Propedeuticità

Fisica Generale

Modalità Didattiche, Obblighi, Testi di Studio e Modalità di Accertamento

Modalità didattiche

Lezioni frontali comprendenti teoria ed esercizi.

Obblighi

Nessuno.

Testi di studio

Spirito, "Elettronica Digitale", McGraw Hill, 2002.

Jaeger, Blalock, "Microelettronica", McGraw Hill, 2009.

Jaeger, Blalock, "Microelettronica 3: Elettronica Digitale", McGraw Hill, 2005.

Modalità di
accertamento

Prova orale.

Disabilità e DSA

Le studentesse e gli studenti che hanno registrato la certificazione di disabilità o la certificazione di DSA presso l'Ufficio Inclusione e diritto allo studio, possono chiedere di utilizzare le mappe concettuali (per parole chiave) durante la prova di esame.

A tal fine, è necessario inviare le mappe, due settimane prima dell’appello di esame, alla o al docente del corso, che ne verificherà la coerenza con le indicazioni delle linee guida di ateneo e potrà chiederne la modifica.

Note

Il corso è erogato sia nel "percorso in presenza" che nel "percorso online" del Corso di Laurea di Informatica Applicata.

« torna indietro Ultimo aggiornamento: 01/07/2009


Il tuo feedback è importante

Raccontaci la tua esperienza e aiutaci a migliorare questa pagina.

Posta elettronica certificata

amministrazione@uniurb.legalmail.it

Social

Università degli Studi di Urbino Carlo Bo
Via Aurelio Saffi, 2 – 61029 Urbino PU – IT
Partita IVA 00448830414 – Codice Fiscale 82002850418
2024 © Tutti i diritti sono riservati

Top